

# CS518

## 低功耗全集成无线接收芯片

### 概述

CS518 是一款可以通过 FCC/ETSI 安规认证的高灵敏度全集成 ASK/OOK 无线接收芯片，用于 300MHz~440MHz 频率范围内的无线射频控制领域。芯片内部集成了射频放大器、混频器、中频放大器、频率综合器、自动增益控制、参考振荡器、滤波器、解调器等全部功能模块，芯片内部自动完成全频率范围的射频和中频调谐，无需人工干预。在很少的外部器件配合下，CS518 能够实现“天线进，数据出”的无线接收功能。

CS518 能工作在宽带和窄带两种模式。工作在宽带模式下时，允许发射频率在一定频率范围内波动，也允许接收器的本振在一定频率范围内波动。工作在窄带模式下时，可以获得更宽的数据带宽和更高的接收灵敏度。两种工作模式是可编程的。

### 典型特性


- 灵敏度 **-118 dBm(OOK 调制)**;
- 通过 **FCC/ETSI** 安规要求。
- 频率范围 **300MHz~440MHz**;
- 电源电压 **3.3V ~ 5.5V**，典型值 **5V**;
- 工作电流为 **3.5mA(315MHz)**和 **5.5mA(433.92MHz)**
- 具有宽带和窄带两种工作模式（接收带宽），外部可编程;
- 内部集成中频滤波器和数据解调滤波器，解调滤波器带宽外部可编程;
- 具有芯片唤醒功能;
- 具有芯片关断功能，支持非连续工作模式;
- 同时支持石英晶体和陶瓷谐振器作为本振参考。
- 引脚兼容其他同类产品。( **RF83C,CS268** 等)

### 封装形式

SOP8: CS518FGO / CS518SGO

工作模式: 窄带模式 / 宽带模式 数据

带宽: 2.5kHz(特殊要求可以定制)



### 管脚定义

管脚号 (8Pin)	管脚名称	功能定义
1	VSSRF	射频模块的地线
2	ANT	天线输入端
3	VDDRF	射频模块的电源
4	CTH	解调电路中低通滤波器输出端，外接电容到地，内部输出电阻为 120kΩ，该点电压为解调得到的模拟数据信号的平均电压值，为后续的比较器提供电压基准。根据数据带宽调整:47nF~ 1μF
5	DOUT	解调数据输出端，CMOS 电平
6	SHUT	使能端，正常作为 0，关断时为 VDD，需要外部控制，内部为高阻态
7	CAGC	AGC 模块的滤波电容，外接滤波电容到地，推荐值为 4.7μF
8	OSC	参考振荡器输入端，可以接石英晶体或者陶瓷谐振器，但在窄带宽模式下必须用石英晶体，该点也可以直接输入时钟信号

### 典型性能参数

典型条件：V<sub>VDD</sub>=5V，25°C，CAGC=4.7μF，CTH=1μF，数据速率 2 kb/s。

Symbol	Parameter	Condition	Min	Typ	Max	Units
V <sub>VDD</sub>	Supply Voltage		3.3	5	5.5	V
I <sub>VDD</sub>	Operatiing Current	f <sub>RF</sub> = 315 MHz		2.5	4	mA
		f <sub>RF</sub> = 433.92 MHz		4.5	6	mA
f <sub>RF</sub>	Operating Frequency range		300		440	MHz
	Receiver Sensitivity	OOK modulation		-118		dBm

$f_{IF}$	IF Center Frequency	$f_{RF} = 315 \text{ MHz}$		0.86		MHz
		$f_{RF} = 433.92 \text{ MHz}$		1.185		MHz
$f_{BW}$	IF -3dB Bandwidth			0.5		kHz
Z <sub>I1</sub>	Input Impedance of ANT Pin	Operating at 315 MHz		21.78-j335		
		Operating at 433.92 MHz		17.25-j235		
	Spurious Reverse Isolation	ANT Pin		30		$\mu\text{Vrms}$
	AGC Attack to Decay Ration			1:10		
Z <sub>OSC</sub>	Reference Oscillator Input Impedance			300		k $\Omega$
Z <sub>CTH</sub>	CTH Source Impedance			120		k $\Omega$
V <sub>IH</sub>	Input High Voltage	SHUT Pin	0.8			V <sub>VDD</sub>
V <sub>IL</sub>	Input Low Voltage	SHUT Pin			0.2	V <sub>VDD</sub>
I <sub>OUT</sub>	Output Current	DOUT Pin		20		$\mu\text{A}$

原理图及典型应用图




图 1. 电路原理图




图 2. 315MHz 典型应用电路图




图 3. 433MHz 典型应用电路图

工作模式选择及参考频率

芯片整体架构基于超外差结构，芯片内部本振信号频率  $f_{LO}$  与发射信号频率  $f_{TX}$  之间的差值为芯片内部中频信号频率  $f_{IF}$ ，满足如下关系

$$f_{LO} = f_{TX} \pm (0.86 \frac{f_{TX}}{315})$$

MODE=HIGH 时，芯片工作在宽接收带宽模式下，参考频率为

$$f_{REF} = \frac{f_{LO}}{64.25}$$

MODE=LOW 时，芯片工作在窄接收带宽模式下，参考频率为

$$f_{REF} = \frac{f_{LO}}{64.5}$$